USO DE LAS MAQUINA DE ESTADOS FINITOS Y MAQUINA DE ESTADOS ALGORITMICA EN LOS LENGUAJES DE DESCRIPCION DE HARDWARE
| dc.contributor.author | Br.Darwin Materan | |
| dc.date.accessioned | 2023-03-21T18:27:03Z | |
| dc.date.available | 2023-03-21T18:27:03Z | |
| dc.date.issued | 2018-04-12 | |
| dc.description.abstract | En esta tesis se propone una metodología para el desarrollo de programas de descripción de hardware aplicando como estrategia didáctica el uso de Maquinas de estados finitos y Maquinas de estado algorítmicas como abordaje en el análisis a los problemas planteados y tratando de establecer un esquema de fases para la resolución de problemas tal como se cursó en los diseño de programas en los cursos de programación básica al establecer metodologías de programación que permitían realizar un análisis previo de los problema y luego su diseño y edición. Y así, dar soporte a los estudiantes de Arquitectura del Computador del Tercer semestre de la carrera de Ingeniería en sistemas quienes emplean los lenguajes de descripción de hardware como conocimiento transversal del curso, de ahí que se aplica un auto-aprendizaje del mismo En primer lugar se abordan el empleo de las máquinas de estado finitos en el diseño de circuitos secuenciales y luego se traduce una máquina de estado algorítmica para así poder llegar de una manera más sencilla y didáctica a la programación en VHDL. Por medio de Lenguajes de Descripción de hardware es posible simplificar circuitos y el uso de herramientas de análisis como FMS y ASM nos permite desarrollar circuitos secuenciales en su mínima expresión cumpliendo con las tareas encomendadas en su desarrollo | |
| dc.identifier.uri | https://repositorio.uvm.edu.ve/handle/123456789/451 | |
| dc.language.iso | es | |
| dc.title | USO DE LAS MAQUINA DE ESTADOS FINITOS Y MAQUINA DE ESTADOS ALGORITMICA EN LOS LENGUAJES DE DESCRIPCION DE HARDWARE | |
| dc.type | Thesis |